万维读者网>世界军事论坛>帖子
绕开EUV封锁:中国初创公司声称拥有首条8英寸2D半导体试生产线
送交者: 员外 2026-07-14 10:07:35 于 [世界军事论坛]

封锁,有时反而逼出一条新路。

上海初创公司元基微在2026年7月初悄然启动了一条8英寸二维半导体试验生产线,对外宣称是全球首条。这条线覆盖从原材料制备到芯片集成的完整流程,并支持量产前的流片验证。

它的意义,不只是一家初创公司的产品发布,而更像是中国半导体产业在被切断EUV光刻机供应之后,尝试从另一个维度重新定义游戏规则。

硅的墙壁与二维材料的出口

过去半个世纪,芯片产业的逻辑只有一条线:把晶体管做得越来越小。从最初的微米级,到今天台积电和三星已能量产的2纳米级,每一代缩小都意味着更快的速度和更低的功耗。

但这条路正在逼近物理极限。当晶体管尺寸缩到几个纳米,量子隧穿效应开始作怪,本该关闭的开关会漏电,产生热量和能量浪费,良率和制造复杂度也在急剧攀升。更要命的是,推进这一进程的核心工具,荷兰ASML生产的极紫外光刻机,已被美国主导的出口管制牢牢锁住,中国至今无法获得。

二维半导体提供的,是一条完全不同的出路。

二维材料的代表是二硫化钼等过渡金属硫化物,它们的厚度仅为一个或几个原子层,比头发丝细十万倍。在如此极端的厚度下,电子的运动被限制在一个平面内,量子隧穿效应被天然抑制,即使在极小尺度下,晶体管也能保持良好的开关特性。理论上,二维材料可以在不依赖EUV光刻的情况下,实现与最先进硅芯片相当甚至更优的性能。

元基微董事长包文忠对媒体表示,由于二维材料的原子级厚度,其晶体管可以做得更小,而不需要硅芯片所依赖的越来越复杂的三维晶体管结构。

此外,极薄的二维材料天然适合三维堆叠,多层电路可以更紧密地叠放,在不增加芯片平面尺寸的前提下大幅提升计算密度和存储容量。这对于追求高性能AI芯片的中国市场而言,吸引力不言而喻。

从论文到产线,最难的一跳

二维半导体的基础研究并不新鲜。石墨烯的发现可追溯到2004年,二硫化钼晶体管的实验室验证在十多年前就已出现,相关论文发表了数以千计。

但科研圈有个残酷的现实:实验室里的漂亮数据,与晶圆厂里能稳定量产的工艺,之间隔着一道几乎所有人都曾被绊倒的高墙。

二维材料的挑战尤其严峻。首先是均匀性,在8英寸晶圆的几百平方厘米面积上,将原子级薄的材料生长得厚度均一、缺陷可控,这在技术上极为苛刻。其次是界面质量,二维材料与介电层之间的界面状态直接影响器件性能,任何污染或缺陷都会让良率崩溃。再者是金属接触问题,如何在不破坏超薄材料的情况下形成低阻抗欧姆接触,至今仍是学界和业界共同攻关的难题。

元基微此次建立的试验生产线,其核心价值正在于此:它不是在发布一篇论文,而是在构建一套可重复的工业流程。该公司计划以这条中试线为基础,逐步开发先进工艺节点,目标是到2029年实现无需EUV光刻的5纳米级芯片技术。

这个时间表相当激进。但出席元基微发布活动的行业专家也坦承,没有任何一家公司能单独完成二维半导体的商业化,整条供应链,从材料合成、设备工艺到封装测试,都必须同步成熟。这意味着元基微的这条生产线,更像是一个号召和示范,而非一张竣工证书。

值得注意的是,这一进展出现在中国举国体制推进半导体自立的大背景下。北京正将高校、国家实验室、设备商和芯片企业打包整合,试图用系统性的资源投入,换取在关键技术节点上的突破。

二维半导体是否真的能绕开EUV的封锁,现在下结论还为时过早。但元基微迈出的这一步,至少证明了一件事:当一条路被堵死,总会有人开始认真寻找另一条路,而且不只是在纸上画图。


0.00%(0) 0.00%(0) 0.00%(0)
当前新闻共有0条评论
笔  名 (必选项):
密  码 (必选项):
注册新用户
标  题 (必选项):
内  容 (选填项):