万维读者网>世界军事论坛>跟帖
1. verilog不是软件包,是一种VLSI设计语言
送交者: wolfy 2013月11月13日07:42:12 于 [世界军事论坛]
回  答:无知啊! 吹牛的马甲 于2013-11-13 03:11:16

1. verilog不是软件包,是一种VLSI设计语言。

2. 中国没有做这些软件包很大程度上不是因为做不出来。而是因为这些软件包厂商为了占有市场,对中国盗版的情况不加追究。这样中国自己本土企业没有自己研发的动力。要是这些软件包厂商对中国中国进行封锁,没看出来中国做这些软件包有啥主要技术问题。没用过autoCDA,至少VLSI设计软件包是这样。

0.00%(0) 0.00%(0) 0.00%(0)
当前新闻共有1条评论
笔  名 (必选项):
密  码 (必选项):
注册新用户
标  题 (必选项):
内  容 (选填项):